# THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Hideo SHIBAHARA

Filed

: Concurrently herewith

For

: LIQUID CRYSTAL DISPLAY PANEL WITH

COLUMN SPACERS FOR KEEPING GAP

CONSTANT AND PROCESS FOR FABRICATION

THEREOF

Serial No.

: Concurrently herewith

October 12, 2000

Assistant Commissioner of Patents Washington, D.C. 20231

# SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith is Japanese patent application No. 11-293794 of October 15, 1999 whose priority has been claimed in the present application.

Respectfully submitted

Aaron B. Karas

Reg. No. 18,923

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:NEKW17.876 LHH:priority

Filed Via Express Mail Rec. No.: EL522394688US

On: October 12, 2000

By: Lydia Gonzalez

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.



# 日本国特許庁

# PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年10月15日

出 願 番 号 Application Number:

平成11年特許願第293794号

出 額 人 Applicant (s):

日本電気株式会社

2000年 7月14日

特許庁長官 Commissioner, Patent Office







【書類名】

特許願

【整理番号】

74610372

【提出日】

平成11年10月15日

【あて先】

特許庁長官殿

【国際特許分類】

G02B 5/20

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

芝原 栄男

【特許出願人】

【識別番号】

000004237

【住所又は居所】

東京都港区芝五丁目7番1号

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100075306

【住所又は居所】

東京都千代田区神田佐久間町1丁目8番地 アルテール

秋葉原8階

【弁理士】

【氏名又は名称】

菅野 中

【電話番号】

03(3253)0041

【手数料の表示】

【予納台帳番号】

009070

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001832

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

液晶表示装置及びその製造方法

【特許請求の範囲】

【請求項1】 対をなす基板間のギャップ内に液晶を介装し、電界を印加して駆動する液晶表示装置であって、

ギャップを保持する柱状スペーサーは、前記基板のいずれか一方、または両方 に形成しており、

前記柱状スペーサが表示領域の内外またはいずれか一方で基板と接する面積を 1 画素の面積の0.05%~0.15%の範囲に設定したことを特徴とする液晶 表示装置。

【請求項2】 前記対をなす基板間を貼り付けるシール材内にシール内スペーサーを内装し、そのシール内スペーサーの径の調整により表示領域の内外での基板間ギャップを均一化することを特徴とする請求項1に記載の液晶表示装置。

【請求項3】 前記シール材近傍及び、シール材と補助シール材との間に柱 状スペーサーが有することを特徴とする請求項1に記載の液晶表示装置。

【請求項4】 前記シール内スペーサーの径は、色層の膜厚を $A\mu m$ 、前記色層を被覆するオーバーコートの膜厚を $B\mu m$ 、配向膜の膜厚を $C\mu m$ 、前記柱状スペーサーの高さを $D\mu m$ 、前記基板を被覆する保護膜の膜厚を $E\mu m$ 、薄膜トランジスタのゲート絶縁膜の膜厚を $F\mu m$ 、薄膜トランジスタのゲート電極の膜厚を $G\mu m$ 、遮光用ブラックマトリクス層の膜厚を $H\mu m$ とした場合、

シール内スペーサーの径= (A+B+2C+D+E+F+G)-H-B-E-F-G=A+D+2C-H ( $\mu$ m) として表されることを特徴と請求項1に記載の液晶表示装置。

【請求項5】 前記シール内スペーサーの径は、実際のシール内スペーサー径≦(計算によるシール内スペーサー径+2μm)の範囲で決定することを特徴と請求項3に記載の液晶表示装置。

【請求項6】 表示面周辺部分にギャップ大の領域をシール近傍の画面と反対側の柱を削除することによって形成したことを特徴と請求項1に記載の液晶表

示装置。

【請求項7】 対をなす基板間のギャップ内に液晶を充填し、前記基板の周 切部を貼り合せる液晶表示装置の製造方法であって、

前記基板を貼り合わせる工程における基板貼り付け、貼り付け後の基板位置の 微調整のステップにおいて、基板にかける圧力を $0.01\,\mathrm{N/m}^2$ 以上 $6\,\mathrm{k\,N/m}^2$ 以下であることを特徴とする液晶表示装置の製造方法。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、カラーフィルタ上にスペーサーを形成したカラーフィルタを用いた 横電界の液晶表示装置及びその製造方法に関するものである。

[0002]

# 【従来の技術】

近年、LCDは軽量・薄型・低消費電力などの特性を生かし、各種情報機器端末やビデオ機器などに使用されている。これらのLCDは、TN(ツイスト・ネマチック)及びSTN(スーパー・ツイスト・ネマチック)型として構成されているが、視野角が比較的狭いという問題があり、イン・プレイン・スイッチング(IPS:In-Plane-Switching)方式のLCDが提案されている。

# [0003]

次に上述したIPS方式のLCDを、本発明を説明するための図面を使って説明する。従来例に係るIPS方式のLCDは図1において、ガラスのような透明な基板であるTFT基板6とCF基板(カラーフィルター基板)13との周囲が図示しないシール材で封止され、これらTFT基板6とCF基板13とシール材とによって形成された空間内に液晶10が封入され、横電界が印加されて駆動する構造になっている。

# [0004]

図1においてTFT基板6は、ガラスのような透明な基板であり、TFT基板6の内面には図3に示すように、一対の櫛歯状の透明な共通電極2と画素電極3とが互いに噛み合った状態で、かつ相互間が絶縁されて形成されており、他方の

CF基板13には、各画素電極3に対応してカラーフィルタ(図1では緑色層16のカラーフィルタのみを図示)が形成されており、TFT基板6及びCF基板13の各内面には配向膜9がそれぞれ形成されている。

[0005]

配向膜9は図4に示すように、共通電極2と画素電極3の各櫛歯と垂直な方向 θ3に対して角度θ1の方向に配向処理(ラビング処理)がされている。

[0006]

またTFT基板6及びCF基板13の外面には図1に示すように、偏光板19 が形成され、その一方の偏光板19の偏光方向は配向方向 $\theta$ 1と同一になっているが、その他方の偏光板19の偏光方向は配向方向 $\theta$ 1と直交する方向 $\theta$ 2になっている。

[0007]

図5 (a) に示すように共通電極2と画素電極3の間に電圧を印加しない状態では、LCDに入射された光は入射側の偏光板19により直線偏光とされ、その偏光方向と液晶分子22の長軸方向とが一致しているため、偏光方向を変えられることなく液晶10を透過することとなり、出射側の偏光板19に達した光の偏光方向は偏光板19の偏光方向と直交することとなり、遮断される。

[0008]

図5 (b) に示すように共通電極2と画素電極3の間に電圧を印加すると、これら電極2,3の櫛歯間の電界により液晶分子22の長軸方向が、電極2,3の櫛歯の長手方向と直交する方向に曲げられる。したがって、偏光板19により直線偏向とされた光は、液晶10を透過する際に液晶10の複屈折により楕円偏光に変化し、偏光板19を透過する。

[0009]

このようなLCDにおいて画像を表示するには、例えば共通電極2と画素電極3を各画素対応に設け、その一方の電極を走査電極とし、その他方を信号電極として、従来の単純マトリクス(XYマトリクス)LCDと同様に表示する方法がある。

[0010]

また他の画像表示方法としては、従来のTFT(薄膜トランジスタ)アクティブマトリクスLCD(以下、AM-LCDという)と同様に、TFT基板6の内面に各画素ごとに共通電極2と画素電極3と共にスイッチング素子としてTFTを形成し、各画素を選択表示する方法がある。なお、AM-LCDではTFTのような三端子スイッチング素子以外にダイオードやバリスタ等の二端子スイッチング素子を設ける場合もある。

[0011]

上述したIPS方式のLCDは視野角が広いため、従来のCRTディスプレイの置換え用として需要が高まっている。

[0012]

【発明が解決しようとする課題】

ところで、従来使用されているTNモードやIPSモード(横電界方式)などのカラー液晶表示素子は、通常液晶層の厚み(セルギャップ)を保持するために、一般に薄膜トランジスタ(TFT)や複数の走査電極などを具備した電極基板とカラーフィルタ側の基板との間にプラスチックビーズ又はガラス繊維をスペーサーとして使用している。

[0013]

ここで、プラスチックビーズなどのスペーサーは散布されるため、TFT基板6とCF基板13の間のどの位置(面内位置)に配置されるかは定まっていない。プラスチックビーズなどをスペーサーとして用いるカラー液晶表示素子においては、プラスチックビーズなどのスペーサーの位置が定まっておらず、画素上に位置するスペーサーによる光の散乱や透過により液晶表示素子の表示品位が低下するという問題がある。

[0014]

プラスチックビーズなどのスペーサーを散布して使用する液晶表示素子には、 この他にも下記の問題がある。すなわち、スペーサーが球状あるいは棒状の形で あり、セル圧着時に点または線で接触するために、配向膜や透明電極が破損し、 表示欠陥が発生しやすいという問題がある。

[0015]

さらに配向膜19や透明電極2,3の破損により、液晶10が汚染され、電圧が低下しやすいという問題がある。またスペーサーを均一に散布する工程が必要であり、或いはスペーサーの粒度分布を高精度に管理することが必要であるため、簡便な方法で安定した表示品位の液晶表示素子を得ることが困難である。

# [0016]

そこで、特許第2751392号及び特開平10-104606号公報には、 カラーフィルタを形成する着色層を重ね合わせた構造をスペーサーとして用いた 液晶表示素子が提案されている。

# [0017]

上述した特許第2751392号及び特開平10-104606号公報に開示されたスペーサーは、従来のカラーフィルターの製造プロセスに追加工程が必要でないため、従来と同じコストでカラーフィルターを作成することが可能であり、今後普及が予想されている。

# [0018]

また特開平10-82909号公報には、従来構造のカラーフィルターに別途 スペーサーを形成する方法がある。この場合のスペーサーの形成方法としては、 オーバーコート層をパターニングする等がある。

#### [0019]

この方法では、追加工程が必要になるため、従来よりはコストが割高になる。 このようなスペーサー(以下、柱状スペーサーという)を有するカラーフィルターを液晶表示装置に用いる場合、TN型の液晶表示装置においては、スペーサーの対向基板への付き当て部の透明電極が対向基板の電極と短絡するのを防ぐため、対向基板若しくはスペーサー上部に絶縁膜を形成する必要があり、或いはスペーサーの形成位置、サイズに制限を設ける必要があり、カラーフィルターの作成を困難にしている。

#### [0020]

一方、IPS方式のLCDは対向基板に電極が形成されていないため、スペーサーの形成位置、サイズに制限が少なく、TN型と比較して、設計の自由度が大きい。

# [0021]

しかしながら、IPS方式のLCDは外界の温度が上昇すると、パネル内部の 被晶10と被晶10に直接接している配向膜9との摩擦力(表面張力)が弱まり 、液晶表示装置を立てて使用する場合は、重力により液晶10がパネル下部に下 降するため、パネル下部に液晶10が溜まることによって下部のパネルギャップ が厚くなり、結果として下部の輝度とその他の部分の輝度差がムラとなって見え る現象が発生していた(下辺白ムラ)。

# [0022]

本発明の目的は、均一な表示画面を得るとともに、高温時に画面下部に液晶が溜まってパネルギャップが厚くなることによって発生するギャップムラの発生を 防止した液晶表示装置及びその製造方法を提供することにある。

# [0023]

# 【課題を解決するための手段】

前記目的を達成するため、本発明に係る液晶表示装置は、対をなす基板間のギャップ内に液晶を介装し、電界を印加して駆動する液晶表示装置であって、

ギャップを保持する柱状スペーサーは、前記基板のいずれか一方、または両方 に形成しており、

前記柱状スペーサが表示領域の内外またはいずれか一方で基板と接する面積を 1 画素の面積の0.05%~0.15%の範囲に設定したものである。

#### [0024]

また前記対をなす基板間を貼り付けるシール材内にシール内スペーサーを内装し、そのシール内スペーサーの径の調整により表示領域の内外での基板間ギャップを均一化するものである。

#### [0025]

また前記シール材近傍及び、シール材と補助シール材との間に柱状スペーサー が有するものである。

# [0026]

また前記シール内スペーサーの径は、色層の膜厚を $A\mu m$ 、前記色層を被覆するオーバーコートの膜厚を $B\mu m$ 、配向膜の膜厚を $C\mu m$ 、前記柱状スペーサー

の高さを $D\mu m$ 、前記基板を被覆する保護膜の膜厚を $E\mu m$ 、薄膜トランジスタのゲート絶縁膜の膜厚を $F\mu m$ 、薄膜トランジスタのゲート電極の膜厚を $G\mu m$ 、遮光用ブラックマトリクス層の膜厚を $H\mu m$ とした場合、

シール内スペーサーの径= (A+B+2C+D+E+F+G)-H-B-E-F-G=A+D+2C-H ( $\mu$ m) として表されるものである。

[0027]

また前記シール内スペーサーの径は、実際のシール内スペーサー径≦(計算によるシール内スペーサー径+2 μm)の範囲で決定するものである。

[0028]

また表示面周辺部分にギャップ大の領域をシール近傍の画面と反対側の柱を削除することによって形成したものである。

[0029]

また本発明に係る液晶表示装置の製造方法は、対をなす基板間のギャップ内に 液晶を充填し、前記基板の周辺部を貼り合せる液晶表示装置の製造方法であって

前記基板を貼り合わせる工程における基板貼り付け、貼り付け後の基板位置の 微調整のステップにおいて、基板にかける圧力は $0.01\,\mathrm{N/m}^2$ 以上 $6\,\mathrm{k\,N/m}^2$ 以下である。

[0030]

【発明の実施の形態】

以下、本発明の実施の形態を図により説明する。

[0031]

(実施形態1)図1は、本発明の実施形態1に係る液晶表示装置を示す図であって、図2のA-A線断面図である。図2のA-A線断面図は、緑色層のカラーフィルターの部分を断面した図である。図3は、薄膜トランジスタ(TFT)を示す平面図である。

[0032]

図1に示すように、厚みが1.1mmで表面を研磨した透明基板であるガラス 基板をTFT基板6,CF基板(カラーフィルター基板)13として用い、TF

T基板6とCF基板13の間に液晶10を介装している。

[0033]

一方のTFT基板6には図3に示すように、一対の櫛歯状の透明な共通電極2 と画素電極3とが互いに噛み合った状態で、かつ相互間が絶縁されて形成され、 かつ薄膜トランジスタ(以下、TFTという)18が形成されている。

[0034]

図3に示すようにTFT18のゲート電極1には走査信号が入力され、TFT18のソース電極には画素電極3が結線され、TFT18のドレイン電極5には映像信号が入力されるようになっている。また共通電極2には、後述する柱状スペーサー21を接触させる幅広の柱状スペーサー接触部4が設けられている。また共通電極2とゲート電極1は同層に位置し、ドレイン電極5と画素電極3は同層に位置し、さらに共通電極2及びゲート電極1と、ドレイン電極5及び画素電極3は、異なる層に形成された金属層をパターン化して構成されている。さらに蓄積容量素子は、画素電極3と共通電極2との間にゲート絶縁膜7を挟む構造として形成されている。

[0035]

図3に示す具体例において画素電極3の2本の櫛歯は、共通電極2の3本の櫛歯間にそれぞれ配置されている。画素ピッチは、縦方向(すなわち、ドレイン電極5相互間)が270 $\mu$ m、横方向(すなわち、ゲート電極1相互間)が90 $\mu$ mである。前述の各電極2,3の幅は、ゲート電極1,ドレイン電極5,共通電極2の複数画素間に跨る配線部分は広めに設定され、線欠陥を防止するようになっており、その幅は、それぞれ10 $\mu$ m,7 $\mu$ m,7 $\mu$ mに設定されている。また画素内部の画素電極3と共通電極2の幅は、開口率を高くするため狭い幅になっており、3 $\mu$ mに設定している。

[0036]

さらに画素電極 3 と共通電極 2 との間には、ゲート絶縁膜 7 の一部を介装して 1 0  $\mu$  mの間隙が確保されている。画素数は、1 6 0 0  $\times$  3 (R, G, B) 本の信号配線電極と 1 2 0 0 本の走査配線電極とにより、1 6 0 0  $\times$  3  $\times$  1 2 0 0 個 としてある。

[0037]

他方のCF基板13には図1に示すように、表示部分以外から洩れる光を遮光するBM層(ブラックマトリクス層)17を各色のカラーフィルターの形成位置にそれぞれ形成し、BM層(ブラックマトリクス層)17の位置にカラーフィルターをそれぞれ形成する。図1では、緑色層16のカラーフィルターをBM層(ブラックマトリクス層)17の位置に形成した状態を断面して示している。

[0038]

さらに図1に示すように、一方のTFT基板6のゲート絶縁膜7上には窒化シリコン等の保護膜8が形成され、その上にポリイミド等の配向膜9が塗布され、配向膜9にラビング処理が施されている。

[0039]

さらに他方のCF基板13には、TFT基板6との間隔(ギャップ)を保持する柱状スペーサー21が形成されている。図1に示す柱状スペーサー21は、CF基板13のBM層17上に緑、青、赤の色層16、15、14を積み重ねることにより柱状に突出して形成されており、柱状スペーサー21は、幅広の柱状スペーサー接触部4に突き当てられるようになっている。図1の例では、柱状スペーサー21の高さは、4.0μmに設定している。

[0040]

さらにCF基板13の色層上には、色層14,15,16からの不純物溶出を 防止するためのオーバーコート11が形成され、最表面にポリイミド等の配向膜 9が塗布され、配向膜9にラビング処理が施されている。

[0041]

ここで、カラーフィルター上に形成された柱状スペーサー21は、特に着色層 の重ねで形成されたものでなくてもよく、例えばオーバーコート11をパターン 化したものでもよい。

[0042]

また柱状スペーサー21の頂上がTFTに接する位置は図3に示すゲート電極 1上の柱状スペーサー接触部4であり、したがって柱状スペーサー21の配置は 図2に示すように画素ピッチでの配置となり、表示面のR、G、B各画素(カラ

ーフィルタ)毎に配置する。表示面以外では、柱状スペーサー21は、シール材23,補助シール材24の位置を除く部分に配置しており、したがってシール材23のない注入孔部や、シール材とシール材の間には柱状スペーサー21を配置している。

# [0043]

また図1に示すようにTFT基板6とCF基板13の外側には偏光板19が添着されている。図4に示すように、一方の偏光板19の偏光透過軸は、 $\theta$ 1=75°に設定され、他方の偏光板19の偏光透過軸 $\theta$ 2は、前述の偏光板19の偏光透過軸に直交する $\theta$ 2=-15°に設定されている。

# [0044]

前述したようなアクティブマトリクス型液晶表示素子が形成されるTFT基板 6 の液晶との界面を形成する配向膜 9 上のラビング方向と、ブラックマトリクス 付カラーフィルターが形成された C F 基板 1 3 の液晶との界面を形成する配向膜 9 上のラビング方向は互いにほぼ平行であり、印加電界方向 θ 3 とのなす角度 θ 1 を 7 5 度に設定している。

#### [0045]

TFT基板6とCF基板13は、シール材23,24によって張り合わされる。シール材23内にはギャップを保つため、図1に示すようにシール内スペーサー22が設けられる。シール23材は図2に示すように、液晶10を注入するための注入口25を除いた表示画面の周囲を囲む位置に設けてある。

#### [0046]

#### [0047]

またTFT基板6とCF基板13を張合わせたシール材23の位置には柱状スペーサー21が設けられていない。これは、シール材23内のスペーサー22と柱状スペーサー21とが突き当たると、その部分での基板6,13間のギャップが(柱状スペーサー21+スペーサー22)の高さとなり、表示領域での基板6

13間のギャップと均一にならないためである。

[0048]

シール内スペーサー22の径は、緑色層16の膜厚を $A\mu$ m、オーバーコート 11の膜厚を $B\mu$ m、配向膜9の膜厚を $C\mu$ m、柱状スペーサー22の高さを $D\mu$ m、TFTの保護膜8の膜厚を $E\mu$ m、ゲート絶縁膜7の膜厚を $F\mu$ m、ゲート電極1の膜厚を $G\mu$ m、BM層17の膜厚を $H\mu$ mとした場合、以下の計算によって決定する。

[0049]

シール内スペーサー22の径= (A+B+2C+D+E+F+G) -H-B-E-F-G=A+D+2C-H (μm)

ここで、柱状スペーサーの高さDとは、緑色層16上でのオーバーコート11 の表面から柱状スペーサーの高さの頂上までの高さとする。

[0050]

ただし、実際にはシール内スペーサー22の径が、CF基板13のBM層17 、オーバーコート11にめり込むため、実際のシール内スペーサー22の径≦( 計算によるシール内スペーサー22の径+2μm)の範囲で決定する。

[0051]

また本発明では、シール23内に設けたシール内スペーサー22の下層にはゲート電極1と同時に形成される層が存在するが、そのものが存在しない場合は、シール内スペーサー22の径=(A+B+2C+D+E+F+G)-H-B-E-F=A+D+2C+G-H(μm)となる。

この場合も実際のシール内スペーサー22の径≦(シール内スペーサー22の径 +2μm)の範囲で決定する。

[0052]

本発明の実施形態に係る液晶表示装置を製造するには、CF基板13及びTF T基板6に配向膜9をそれぞれ印刷し、その配向膜9にラビング処理が施した後、TFT基板6にシール材23と補助シール材24を印刷する。

[0053]

次にCF基板13とTFT基板6を貼り合わせる。この工程は重ね合わせ装置

で行われるが、ステップとしては、①基板非接触の位置合わせ、②基板貼り付け 、③基板接触で位置微合わせの3ステップで行われる。

# [0054]

①のステップでは、まずCF基板13、TFT基板6を非接触で位置合わせを行い、②のステップで貼り合わせるが、接触時の衝撃でズレが生じるため、③のステップでは、両基板6,13を接触させたまま再度位置の微調整を行う。ここでは、シール材の密着性を高めるため、圧力をかけながら②,③のステップを行っている。

#### [0055]

従来の球形スペーサーであれば、球形であるためコロの役割を果たすので、圧力をかけても基板を動かすことが可能である。ところが、上述の柱状スペーサの場合は、頂上が平面であるから、基板間で摩擦力を生じるため、ある圧力以上では動かない不具合を生じる。水準実験の結果、柱頂上の面積によらず、0.01 N/m<sup>2</sup>以上6kN/m<sup>2</sup>以下の圧力でないと、基板6,13間を相互にずらすことができず、基板6,13間の位置の微調整を行うことができないことが分かった。そこで本発明では、②基板貼り付け、③基板接触で位置の微調整を0.01 N/m<sup>2</sup>以上6kN/m<sup>2</sup>以下の圧力で行った。この基板貼り合わせ後、シール焼成装置にて圧力と温度をかけてシール材23,24を固める。

# [0056]

その後、重合わせた基板 6, 13から必要部分を切り出すパネル切断を行い、 注入孔 25より液晶 10を注入し、施蓋した後に偏光板 19を基板 6, 13の表面に貼り付ける。

#### [0057]

液晶注入前のパネルギャップ(基板 6, 13間のギャップ)形成時に問題となるのは、シール焼成装置にて圧力と温度を加えて、シール材 23, 24を固める工程において、柱状スペーサー 21の配置によってパネルギャップの仕上がりが変化することにある。例えば、表示面のみに柱状スペーサー 21を配置した場合は図11に示すように、シール焼成時の圧力により、非表示面に相当する基板 6, 13間のギャップが潰れるため、てこの原理により、表示面に相当する基板 6

13間のギャップが増加し、周辺ギャップムラ状態となる。

[0058]

本発明の実施形態によれば、シール材23以外の非表示面にもスペーサー21,24を配置するため、非表示面がつぶれることがなく、周辺ギャップムラになることはない。なお、非表示面にスペーサー21,24を配置する場合にも均等に配置しないと、その部分の近傍にギャップムラが発生するため、均等に配置することが必要である。

[0059]

液晶注入後は、液晶漏れを防ぐため注入口25を封止する必要がある。このとき、過剰な液晶10を押し出すために基板6,13を加圧して液晶10を押し出した後、注入口25をUV硬化樹脂で封止する(加圧封孔)。

[0060]

過剰な液晶10を押し出して基板6、13間を若干減圧した状態にすることにより、高温時に画面下部に液晶10が溜まることによって発生するギャップムラ(下辺白ムラ)の発生を防止することができる。

[0061]

加圧封孔後は、偏光板19を基板6, 13に貼ることにより液晶表示装置が完成する。このような液晶表示装置を用いて表示を行うには、低電圧( $V_{OFF}$ )で暗状態、高電圧( $V_{ON}$ )で明状態をとるノーマリブラック特性を採用して制御した場合、図5に示すように液晶分子22は、配向されて明状態、暗状態を生成する。

[0062]

すなわち暗状態の場合、図5(a)に示すように、液晶分子22は、ラビング 方向に並ぶように配向される。この液晶分子の配向方向と2枚の偏光板19との 作用により、表示装置は暗状態に制御される。

[0063]

また、明状態の場合、図5(b)に示すように、液晶分子22は、印加された電界よりラビング軸から一定の角度だけ回転した方向に配向される。これにより、表示装置は、明状態に制御される。

[0064]

このような液晶表示装置は外界の温度が上昇すると、パネル内部の液晶10と 液晶10に直接接している配向膜9との摩擦力(表面張力)が弱まり、液晶表示 装置を立てて使用する場合は、重力により液晶10がパネル下部に下降する。

[0065]

このため、パネル下部に液晶10が溜まることによって下部のパネルギャップが厚くなり、結果として下部の輝度とその他の部分の輝度差がムラとなって見える現象が発生する(下辺白ムラ)。これを防止するためには、液晶注入後にパネルを加圧して液晶を押し出した後、注入口25をUV硬化樹脂で封止する(加圧封孔)が有効である。

[0066]

このようにすると、パネルの変形体積分(または、押し出された液晶の体積分) だけ液晶パネル内部が減圧される。したがって、減圧分= (大気圧ーパネル内圧) だけパネルが外部から圧力を常に受けるようになり、高温時の液晶下降を阻止することができる。

[0067]

したがって加圧封孔時のパネルの変形が少ないと、減圧分が少ないため高温時表示ムラは発生しやすくなる。変形は、パネルギャップを支える柱状スペーサー21の設置密度を変えることによって制御することができる。当然ではあるが、柱状スペーサー21の設置密度が低いと柱状スペーサ21の1個に加わる圧力が大きくなるため変形しやすく、逆に柱状スペーサー21の設置密度が高いと柱状スペーサ21の1個に加わる圧力が小さくなるため変形しにくい。ここでは、柱状スペーサー21の設置密度を表現するのに1画素の面積に対する柱状スペーサ21の面積比で表すことにする。

[0068]

下辺白ムラに対しては、1画素の面積に対する柱状スペーサ21の設置密度が 低い方が有利ではあるが、逆に変形しやすくするとパネル面内で変形のバラツキ が大きくなり、ギャップの違いによる表示ムラが発生する(ギャップムラ)。こ のため、ギャップムラと下辺白ムラのバランスをとることが重要である。 [0069]

図6は、柱状スペーサー21の配置及び設置密度と、高温時に画面下部に液晶10が溜まることによって下部のパネルギャップが厚くなることにより発生するムラ(下辺白ムラ)の発生との関係を示した図である。図6において、横軸は画素面積に対する柱状スペーサー21の面積比、左縦軸はギャップムラの程度、右縦軸はギャップムラの程度下辺白ムラの発生温度である。

[0070]

柱状スペーサー21の面積比=(柱状スペーサー21の面積/柱状スペーサー21が支える画素面積)になる。ここで柱状スペーサー21の面積比を変えて、ギャップムラと下辺白ムラの発生状況を示した。

[0071]

柱状スペーサー21の面積比が大きい場合は、前述したようにパネルの製造工程でのシール焼成の圧力、液晶注入後の加圧封孔時の圧力に対する柱状スペーサー21の変形量が大きくなる。

[0072]

図6に示すように柱状スペーサー21の面積比を大きくすると、ギャップムラはなくなるが、下辺の白ムラが発生する。

[0073]

また柱状スペーサー21の面積比を小さくすると、下辺の白ムラはなくなるが 、ギャップムラが発生することになる。

[0074]

したがって、ギャップムラと下辺白ムラに対して最適な柱状スペーサー21の 面積比を設定する必要がある。

[0075]

下辺白ムラ発生の温度を55℃、ギャップムラ程度を2を下限とすると、図6から明らかなように最も最適な柱状スペーサー21の面積比は0.1%付近であり、0.05%~0.15%の範囲に柱状スペーサー21の面積比を設定するのが良いことが実験の結果分かった。

[0076]

(実施形態2)図7は、本発明の実施形態例2におけるCF基板上での柱状スペーサーの配置を示す図である。

[0077]

本発明の実施形態 1 において画素面積 2 7 0  $\mu$  m  $\times$  9 0  $\mu$  m に対して柱状スペーサー 2 1 の面積比を 0 . 1 %に設定すると、柱状スペーサー 2 1 の頂部面積は 2 4 . 3  $\mu$  m 2 になる。この柱状スペーサー 2 1 の頂部面積を実現する場合は柱状スペーサー 2 1 の形状を四角形にする場合は、5  $\mu$  m  $\times$  5  $\mu$  m  $\lambda$  となる。

[0078]

実際には、このように微小面積の柱状スペーサー 21 を形成するのは困難であるため、複数画素に1 つ大きな柱状スペーサー 21 を形成する等の工夫が必要にくる。例えば図7において、6 画素に対して1 つの柱状スペーサー 21 を形成する場合には、 $270 \mu$  m  $\times 90 \mu$  m  $\times 6$  画素に対して柱状スペーサー 21 の面積比が0.01%であるから、柱状スペーサー 21 の頂部面積は $146 \mu$  m 2 になり、 $15 \mu$  m  $\times 10 \mu$  m の柱状スペーサー 21 の頂部面積で良いことになり、実際に形成しやすい柱状スペーサー 21 の頂部面積が可能である。

[0079]

図7において、21は柱状スペーサー、14,16,15はそれぞれ赤色層(R),緑色層(G),青色層(B)のストライプパターンである。RGB画素の3色の内、G色のみに市松状に柱状スペーサー21を配置している。図7ではG色であるが、RGB画素の3色の内の任意の1色の市松配置でよい。

[0080]

(実施形態3)図8は、本発明の実施形態例3におけるCF基板上での柱状スペーサーの配置を示す図である。

[0081]

図8に示す本発明の実施形態例3と図7に示す実施形態2との違いは、柱状スペーサー21自体は、RGB画素の3色の内、G色すべてに配置するが、柱状スペーサー21の構造をAとBの2種類用意し、適宜選択して設けるようにしたものである。

[0082]

図9は、柱状スペーサーAとBの断面を示す図である。図9において、BM層 17とオーバーコート11を省略している。

[0083]

柱状スペーサーAは実施形態1の柱状スペーサー21と同じ構造であり、RG Bの色重ねから構成されている。柱状スペーサーBはGBのみの色重ねから構成 されている。このため、柱状スペーサーA, Bの高さは、柱状スペーサーAの方 が柱状スペーサーBより高くなる。

[0084]

これは、複数画素に対して疎らに柱状スペーサーを配置する場合、柱状スペーサーと柱状スペーサーの間隔が開き、シール焼成の圧力、液晶注入後の加圧封孔 時の圧力に対して柱状スペーサーと柱状スペーサーの間のガラスの撓み変形によるギャップムラが発生する場合があるため、撓みを減らすため柱状スペーサーの高さが低い柱状スペーサーを間に挿入したものである。

[0085]

なお、柱状スペーサーを配置しているのは、この図ではG色であるが、RGB 画素の3色の内の任意の1色の市松配置でよい。

[0086]

(実施形態4)

[0087]

本発明の実施形態例1~3では、ギャップムラと下辺黄色ムラに対して最適な 柱状スペーサーの面積比を設定する例を示している。このような場合、柱状スペ ーサーが変形しやすいためパネルの表示面を指で突つくような動作を行うと、瞬 間的なパネルのギャップ変化により表示がゆがむ場合がある。

[0088]

これを抑えるためには柱状スペーサーの面積比を大きくすると、パネルが剛直 になり、指で突つくような動作ではギャップ変化が起こらず表示の歪みも生じな い。しかしながら、柱状スペーサーの面積比を大きくすると、下辺白ムラが発生 するという問題がある。

[0089]

そこでパネルが剛直にしつつ下辺白ムラを防止するために、表示面以外の領域 にギャップ大の領域を形成することにより下辺白ムラを防止する必要がある。

[0090]

図10は前述した本発明の実施形態1~3におけるシール部近傍を示す断面図であり、シール材23の両側(表示面の内外)に柱状スペーサー21をそれぞれ配置している。このため、シール焼成時に表示面外側、すなわち図のシール材23の右側の柱状スペーサー21が潰れないため、シール材23内のスペーサー22が支点となり、てこの原理によって図のシール材23の左側、すなわち表示面側の基板6,13のギャップが大きくなることがなく、ギャップムラが生じにくくなる。

[0091]

これに対して本発明の実施形態4は図11に示すように、シール材23の左側 (表示面)のみに柱状スペーサー21を配置している。

[0092]

シール焼成時にシール材23の右側部分が潰れることとなり、シール材23内 のスペーサー22が支点となり、てこの原理によって、左側の表示面がギャップ 大になるギャップムラが発生する。

[0093]

ここで、表示面がシール材23から離れている場合には表示として見えないため問題とならない。このようなギャップ大の部分は、表示面の四辺のシール材23の近傍に形成される。

[0094]

このようなギャップ大の部分が形成されると、高温時に重力により液晶10が パネル下部に下降しようとするが、ギャップ大の部分が液晶溜めとなって下降す る液晶を減らして、結果として下辺白ムラが発生しなくなる。

[0095]

【発明の効果】

以上説明したように本発明によれば、均一な表示画面を得るとともに、高温時 に画面下部に液晶が溜まってパネルギャップが厚くなることによって発生するギ ャップムラの発生を防止することができる。

# 【図面の簡単な説明】

# 【図1】

本発明の実施形態1に係る液晶表示装置を示す図であって、図2のA-A線断面図である。

#### 【図2】

緑色層のカラーフィルターの部分を断面した図である。

# 【図3】

薄膜トランジスタ (TFT) を示す平面図である

# 【図4】

偏光板の偏光透過軸を説明する図である。

# 【図5】

液晶分子の明状態、暗状態を示す図である。

# 【図6】

柱状スペーサーの配置及び設置密度と、高温時に画面下部に液晶が溜まることによって下部のパネルギャップが厚くなることにより発生するムラ(下辺白ムラ)の発生との関係を示す図である。

#### 【図7】

本発明の実施形態例2におけるCF基板上での柱状スペーサーの配置を示す図である。

#### 【図8】

本発明の実施形態例3におけるCF基板上での柱状スペーサーの配置を示す図である。

#### 【図9】

柱状スペーサーの断面を示す図である。

# 【図10】

本発明の実施形態1~3におけるシール部近傍を示す断面図である。

#### 【図11】

本発明の実施形態4におけるシール部近傍を示す断面図である。


# 【符号の説明】

- 1 ゲート電極
- 2 共通電極
- 3 画素電極
- 4 柱状スペーサー接触部
- 5 ドレイン電極
- 6 TFT基板
- 7 ゲート絶縁膜
- 8 TFT保護膜
- 9 配向膜
- 10 液晶
- 11 オーバーコート
- 13 CF基板
- 14 赤色層
- 15 青色層
- 16 緑色層
- 17 BM層
- 18 TFT
- 19 偏光板
- 21 柱状スペーサー
- 22 シール内スペーサー
- 23 シール材
- 24 補助シール材
- 25 注入口

【書類名】

図面

【図1】



7 ゲート絶縁膜 1ゲート電極 6 TFT基板


9 配向膜 10 液晶

11 オーバーコート 8 保護膜 13 CF基板 15 青色層 16 緑色層 14 赤色層


22 シール内スペー 21 柱状スペーサ 19 偏光板 17 BM層

23 シール材


【図2】



【図3】




# 【図4】




2 共通電極3 画素電極θ<sub>1</sub> ラビング方向θ<sub>2</sub> 偏光透過軸


 $\theta_3$  印加電界方向

# 【図5】



【図6】






【図7】

			14 16 15 \( \)							
R	ا 0	В	R	G	В	R	G	В	-21	
R	G	В	R	G	В	R	G	В	*	
R	G [	В	R	G	В	R	G	В		
R	5 G	В	R	G	В	R	G	В		
R	G	В	R	G	В	R	G	В	,	


14 赤色層 16 緑色層 15 青色層 21 柱状スペーサー

【図8】





14 赤色層 16 緑色層 15 青色層 A 柱状スペーサーA B 柱状スペーサーB

# 【図9】



【図10】





【書類名】

要約書

【要約】

【課題】 均一な表示画面を得るとともに、高温時に画面下部に液晶が溜まって パネルギャップが厚くなることにより発生するギャップムラの発生を防止する。

【解決手段】 柱状スペーサー21の面積比が大きい場合は、パネルの製造工程でのシール焼成の圧力、液晶注入後の加圧封孔時の圧力に対する柱状スペーサー21の変形量が大きくなる。柱状スペーサー21の面積比を大きくすると、ギャップムラはなくなるが、下辺の白ムラが発生する。また柱状スペーサー21の面積比を小さくすると、下辺の白ムラはなくなるが、ギャップムラが発生することになる。したがって、ギャップムラと下辺白ムラに対して最適な柱状スペーサー21の面積比を設定する必要がある。基板の表示領域の内外に配置した柱状スペーサー21の基板との接する面積を1画素の面積の0.05%~0.15%の範囲に設定する。

【選択図】

図 1

# 出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社